Intel hat Informationen über seine Haswell-Prozessoren nachgeliefert, die es bei ihrer Vorstellung im letzten Jahr zurückhielt. Auf der International Solid-State Circuits Conference (ISSCC) in San Francisco gab der Hersteller in verschiedenen Präsentationen einen Ausblick auf neue Chiptechniken und enthüllte zugleich unbekannte Details über Haswell-CPUs.
Die zuvor ausgelassenen Details betrafen vor allem Die-Größen, Transistorzahlen und das Interface zwischen Haswell und dem optionalen Embedded DRAM. Bei der Einführung nannte Intel solche Einzelheiten nur für einzelne CPUs, jetzt folgten Informationen von den minimalen bis zu maximalen Haswell-Konfigurationen. Anandtech fasste sie übersichtlich in einer Tabelle zusammen. Es rechnete außerdem zusätzliche 300 Millionen Transistoren für einen Haswell-Core hoch, so dass die Konfiguration ULT2+2 auf insgesamt rund eine Milliarde Transistoren hinauslaufe.
Ergänzende Informationen gab es auch zu Design und Konfiguration von Crystal Well (Embedded DRAM). Das eDRAM arbeitet mit einer Taktrate von 1,6 GHz und einer Betriebsspannung von einem Volt. Es verbindet sich mit einem On Package IO (OPIO), das Daten mit einer Geschwindigkeit bis zu 6,4 GT/s übertragen kann.
Weitere Details betrafen vor allem Stromsparmaßnahmen bei Haswell wie etwa Veränderungen am Speicher-Interface, durch die sich die Leckage gegenüber dem Vorgänger Ivy Bridge um den Faktor 100 vermindern ließ. Zur gesteigerten Effizienz trug auch der voll im Chipgehäuse integrierte Spannungswandler FIVR (Full Integrated Voltage Regulator) bei ? nach Intels ISSCC-Dokumenten bewirkt er eine 90-prozentige Effizienz. Innerhalb von nur 0,32 Mikrosekunden kann er in den Schlafmodus wechseln oder ihn verlassen, und in 0,1 Mikrosekunden beschleunigt er zu Turbofrequenzen ? auch das trägt weiter zum Stromsparen bei.
[mit Material von TechEye.net]
Tipp: Wie gut kennen Sie sich mit Prozessoren aus? Testen Sie Ihr Wissen ? mit 15 Fragen auf ITespresso
Zum Test >> weiterführender Link